
DRIVING DEVICE OF CAPACITIVE LOAD



Patent number:

JP10301530

Publication date:

1998-11-13

Inventor:

SANO YOSHIO; OBA MASATAKA

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G09G3/20; G09G3/28; G09G3/30; G09G3/20;

G09G3/28; G09G3/30; (IPC1-7): G09G3/28; G09G3/30

- european:

G09G3/28T

Application number: JP19970122986 19970425 Priority number(s): JP19970122986 19970425

Report a data error here


Also published as:

US 5994929 (A1)

F R2762705 (A1)

Abstract of JP10301530

PROBLEM TO BE SOLVED: To obtain a power recovering type driving device of a capacitive load enabling the conduction of highly efficient operation with high speed by respectively connecting diodes to respective switches in parallel and making terminal sides of respective diodes close to the high voltage side of a DC power source to be cathodes. SOLUTION: One end of the coil L1 and the capacitor C3 connected in series, the switch for clamp S3 connected to the high voltage side of the DC power source and the switch for clamps S4 connected to the low voltage side of the power source are connected to the first electric pole of a capacitive load C2. The switch for recovery S1 connected to the high voltage side of the power source and the switch for recovery S2 connected to the low voltage side of the power source are connected to the other terminal of the coil L1 and the capacitor C3 connected in series. Moreover. diodes are connected to respective switches in parallel and terminal sides of respective diodes close to the high voltage side of the power source are made cathodes. Thus, noise and power loss caused by lash currents are made small.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-301530

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.⁶ 酸別記号 F I G O 9 G 3/28 C O 9 G 3/28 J 3/30 3/30 3/30 J

審査請求 有 請求項の数9 FD (全 17 頁)


(21)出顧番号 特願平9-122986 (71)出顧人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 佐野 奥志雄 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 大場 雅高 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 容量性負荷の駆動装置

(57)【要約】

【課題】容量性負荷に印加するバルスの無効電力を効果 的に削減する電力回収回路のより高速で、高効率な動作 を実現する容量性負荷の駆動装置の提供。

【解決手段】パルスを印加する容量性負荷の第1の電極に電力回収回路を接続する。電力回収回路は回収用の直列接続されたコイルとコンデンサ、およびこのコイルとコンデンサの他端に接続される直流電源の高電圧側端子に接続するクランプ用スイッチと、直流電源の低電圧側端子に接続するクランプ用スイッチとを備える。



【特許請求の範囲】

【請求項1】容量性負荷にパルスを供給する駆動装置に おいて

前記容量性負荷の第1の電極には、直列接続したコイルとコンデンサの一端と、直流電源の高電圧側端子に接続する第1のクランプ用スイッチと、前記直流電源の低電圧側端子に接続する第2のクランプ用スイッチと、を接続し、

直列接続した前記コイルと前記コンデンサの他端には、前記直流電源の高電圧側端子に接続する第1の回収用スイッチと、前記直流電源の低電圧側端子に接続する第2の回収用スイッチと、を接続し、

前記各スイッチにはそれぞれダイオードを並列接続し、 前記各ダイオードは、前記直流電源の高電圧側に近い端 子側をカソードとする、ことを特徴とする容量性負荷の 駆動装置。

【請求項2】請求項1に記載の容量性負荷の駆動装置において、(a)前記容量性負荷の第1の電極の電圧を前記直流電源の高電圧端子側の電圧に固定するために、前記直流電源の高電圧側端子に接続する前記第1のクランプ用スイッチ(S3)のみを閉じる第1のステップ、

- (b)前記容量性負荷の第1の電極の電圧を、前記直流電源の高電圧端子側の電圧から、前記直流電源の低電圧端子側の電圧にたち下げるために、前記第1、第2のクランプ用スイッチ(S3、S4)を開き、前記直流電源の低電圧側に接続した前記第2の回収用スイッチ(S2)を閉じ、第1の共振電流を流す第2のステップ、
- (c) 前記容量性負荷の第1の電極の電圧を前記直流電 源の低電圧端子側の電圧に固定するために、前記直流電 源の低電圧側端子に接続する前記第2のクランプ用スイ ッチ(S4)を閉じる第3のステップ、(d)前記コイ ル(L1)を流れる第1の共振電流の電流方向が反転 し、第2の共振電流がこの反転した方向に流れている期 間に、前記直流電源の低電圧側に接続した前記第2の回 収用スイッチ (S2)を開く第4のステップ、(e)前 記容量性負荷の第1の電極の電圧を前記直流電源の低電 圧端子側の電圧に固定するために、前記直流電源の低電 圧側端子に接続する前記第2のクランプ用スイッチ (S 4)のみを閉じる第5のステップ、(f)前記容量性負 荷の第1の電極の電圧を前記直流電源の低電圧端子側の 電圧から、前記直流電源の高電圧端子側の電圧にたち上 げるために、前記第1、第2のクランプ用スイッチ(S 3、S4)を全て開き、前記直流電源の高電圧側に接続 した前記第1の回収用スイッチ(S1)を閉じ第3の共 振電流を流す第6のステップ、(g)前記容量性負荷の 第1の電極の電圧を前記直流電源の高電圧端子側の電圧 に固定するために、前記直流電源の高電圧側端子に接続 する前記第1のクランプ用スイッチ(S3)を閉じる第 7のステップ、及び、(h)前記コイル(L1)を流れ る第3の共振電流の電流方向が反転し第4の共振電流

が、この反転した方向に流れている期間に、前記直流電源の高電圧側に接続した前記第1の回収用スイッチ(S1)を開く第8のステップ、

の8段階の上記ステップを繰り返すことにより、容量性 負荷の無効電力を回収しながら容量性負荷にパルスを供 給することを特徴とする容量性負荷の駆動装置。

【請求項3】前記コイル(L1)と直列接続された前記コンデンサ(C3)と並列に、直列に逆接続されたツェナ電圧の等しい2個のツェナダイオードを接続したことを特徴とする請求項1または2に記載の容量性負荷の駆動装置。

【請求項4】前記第1、第2の回収用スイッチに並列接続されるダイオードは、直列抵抗が挿入されることを特徴とする請求項1から3のいずれか―に記載の容量性負荷の駆動装置。

【請求項5】容量性負荷にパルスを供給する駆動装置において、

前記容量性負荷の第1の電極には、直列接続した第1のコイル(L2)とコンデンサ(C3)の一端と、直流電源の高電圧側端子に接続する第1のクランプ用スイッチ(S3)と、直流電源の低電圧側端子に接続する第2のクランプ用スイッチ(S4)と、を接続し、前記各クランプ用スイッチにはダイオードを並列接続し、

直列接続した前記第1のコイル(L2)と前記コンデンサ(C3)の他端には前記直流電源の高電圧側端子に接続するダイオードと、前記直流電源の低電圧側端子に接続するダイオードと、第2のコイル(L3)の一端を接続し、

前記第2のコイル (L3)の他端には、前記直流電源の高電圧側端子に接続する第1の回収用スイッチ (S1)と、前記直流電源の低電圧側端子に接続する第2の回収用スイッチ (S2)と、を接続し、

前記各ダイオードは、前記直流電源の高電圧側に近い端 子側をカソードとすることを特徴とする容量性負荷の駆 動装置。

【請求項6】請求項5に記載の容量性負荷の駆動装置において、(a)前記容量性負荷の第1の電極の電圧を前記直流電源の高電圧端子側の電圧に固定するために、前記直流電源の高電圧側端子に接続する前記第1のクランプ用スイッチ(S3)のみを閉じる第1のステップ、

- (b)前記容量性負荷の第1の電極の電圧を前記直流電源の高電圧端子側の電圧から、前記直流電源の低電圧端子側の電圧から、前記直流電源の低電圧端子側の電圧に立ち下げるために、クランプ用スイッチを全て開き、直流電源の低電圧側に接続した前記第2の回収用スイッチ(S2)を閉じ第1の共振電流を流す第2のステップ、(c)前記容量性負荷の第1の電極の電圧を前記直流電源の低電圧端子側の電圧に固定するために前記直流電源の低電圧側端子に接続する前記第2のクランプ用スイッチ(S4)を閉じる第3のステップ、
- (d) 前記第1のコイル (L2) を流れる第1の共振電

流の電流方向が反転し第2の共振電流がこの反転した方 向に流れている期間に前記直流電源の低電圧側に接続し た前記第2の回収用スイッチ(S2)を開く第4のステ ップ、(e)前記容量性負荷の第1の電極の電圧を前記 直流電源の低電圧端子側の電圧に固定するために前記直 流電源の低電圧側端子に接続する前記第2のクランプ用 スイッチ(S4)のみを閉じる第5のステップ、(f) 前記容量性負荷の第1の電極の電圧を前記直流電源の低 電圧端子側の電圧から、前記直流電源の高電圧端子側の 電圧に立ち上げるために、クランプ用スイッチを全て開 き、直流電源の高電圧側に接続した前記第1の回収用ス イッチ(S1)を閉じ第3の共振電流を流す第6のステ ップ、(g)前記容量性負荷の第1の電極の電圧を前記 直流電源の高電圧端子側の電圧に固定するために前記直 流電源の高電圧側端子に接続する前記第1のクランプ用 スイッチ(S3)を閉じる第7のステップ、及び、

(h)前記第1のコイル(L2)を流れる第3の共振電流の電流方向が反転し第4の共振電流がこの反転した方向に流れている期間に前記直流電源の高電圧側に接続した前記第1の回収用スイッチ(S1)を開く第8のステップ、

の8段階のステップを繰り返すことにより、容量性負荷 の無効電力を回収しながら容量性負荷にパルスを供給す ることを特徴とする容量性負荷の駆動装置。

【請求項7】請求項1から6のいずれか一に記載の駆動 装置に於いて、

前記クランプ用スイッチと前記回収用スイッチが電界効果トランジスタ(FET)、またはバイポーラトランジスタである、ことを特徴とする容量性負荷の駆動装置。 【請求項8】前記容量性負荷がプラズマディスプレイパネルあるいはエレクトロルミネセントパネルである、ことを特徴とする請求項1から7のいずれか一に記載の容量性負荷の駆動装置。

【請求項9】前記コンデンサ(C3)の静電容量の値が、前記容量性負荷の静電容量の値の略2倍以上、30倍以下であることを特徴とする請求項1から8のいずれかーに記載の容量性負荷の駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プラズマディスプレイパネルあるいはエレクトロルミネセントパネルなどの表示パネルの駆動装置に関し、特に、表示パネルの静電容量の充放電電力の回収が可能で、省電力化に貢献する、容量性負荷の駆動装置に関する。より詳細には、本発明は、従来方式よりも高速に動作すると共に、無効電力が少なく高効率の、容量性負荷にパルスを印加する電力回収型の駆動装置に関する。

[0002]

【従来の技術】パルスを必要とする容量性負荷としては 情報端末機器やパーソナルコンピュータ、あるいはテレ ビジョン等の画像表示装置として用いられる、プラズマディスプレイパネルやエレクトロルミネセントパネル、液晶パネルなどの表示パネルなどがある。以下では、特に、プラズマディスプレイパネルの駆動回路の無効電力を削減する駆動装置を例にとり説明する。

【0003】プラズマディスプレイパネルは、構造が簡単で大画面化が容易であり、またパネルを作成する基板として窓ガラスなどに広範に用いられている安価なソーダガラスを用いることができるなどの利点を有している。

【0004】プラズマディスプレイパネルは、このソーダガラスよりなる2枚の透明絶縁基板を用い、それぞれの透明絶縁基板上に、電極や表示の単位となる画素を区切るための隔壁などを形成し、これら構造物を形成した2枚の透明絶縁基板を張り合わせ、放電用のガスを封入して完成する。

【0005】隔壁の高さは一般に0.2mm程度であり、透明絶縁基板の厚さは3mm程度であるから、非常に薄型で軽量のディスプレイを作ることができる。 【0006】したがって、このような特長を生かして、プラズマディスプレイパネルは特に近年進展が著しいパーソナルコンピュータやオフィスワークステーション、ないしは発展が期待されている大画面の壁掛けテレビ等に用いられようとしている。

【0007】プラズマディスプレイは、パネル構造の違いにより、大別して、DC型とAC型に分類される。このうち、DC型は、電極が直接放電ガスに接しており、一度放電が起こるとDC電流が流れ続けるため「DC型」と呼ばれる。一方、AC型は、電極と放電ガスの間に絶縁層が介在するので、電流は電圧印加後、1マイクロ秒程度の短時間のパルス状に流れて収束する。電流は、絶縁層の静電容量に制限されて流れる。絶縁層は、コンデンサとして働くので、ACパルスを印加することにより、パルス状の発光が繰り返され、表示がなされる。このため「AC型」と呼ばれる。

【0008】DC型は、構造が簡単であるが、電極が直接放電にさらされるため、電極の消耗が激しく、長寿命を得ることが難しい。一方、AC型は、絶縁層を形成する手間と費用がかかるが、電極が絶縁層で覆われているため寿命が長い。また、高輝度発光を可能にするメモリーと呼ばれる機能を容易に実現できるため、近年開発が進んでいる。

【0009】このACメモリー型プラズマディスプレイパネルを対象としたもので説明する。以下では、まず、ACメモリー型プラズマディスプレイパネルの構造を説明し、さらにその駆動方法と従来の駆動回路について説明する。

【0010】以下では、ACメモリー型プラズマディスプレイパネルの構造について、図7に、特開平7-295506号公報に示されている構成を参照して説明す

る。図7に示す構成は、一般に、面放電型と呼ばれている電極構成を有するACメモリー型プラズマディスプレイパネルの構造を示したものであり、後に詳細に説明するように、本願発明の容量性負荷の駆動装置が適用される表示パネルの例である。図7(a)は平面図、図7(b)は図7(a)のx-x´線の断面図である。

【0011】図7を参照すると、このプラズマディスプ レイパネルは、3mm厚程度のソーダガラスよりなる第 1絶縁基板11と、同じく3mm厚程度のソーダガラス よりなる第2絶縁基板12と、第1絶縁基板11上の透 明なネサ膜よりなる維持電極13aと、同じく透明なネ サ膜よりなる走査電極13bと、透明な維持電極13a や透明な走査電極13bに十分な電流を供給するため の、透明な維持電極13aや透明な走査電極13bの上 の一部に設けられる銀の厚膜などよりなる金属電極13 cと、第2絶縁基板12上に設けられる銀の厚膜などよ りなる列電極14と、全圧で500Torrで3%のX eを混合した、7対3のHeとNeよりなる放電ガスが 充填される放電ガス空間15と、絶縁層186の上に設 けられ放電ガス空間を確保するとともに画素を区切るガ ラスよりなる厚膜の隔壁16と、絶縁層18bの上に積 層され放電ガスの放電により発生する紫外光を可視光に 変換するZn₂SiO₄:Mnなどよりなる蛍光体17 と、維持電極13a、走査電極13b、及び金属電極1 3cを覆う厚膜の透明グレーズよりなる絶縁層18a と、列電極14を覆う厚膜の絶縁層18 b、および絶縁 層18aを放電より保護する厚さ2μm程度のMgOよ りなる保護層19と、を備えて構成される。

【0012】なお、図7 (a) において、縦・横の隔壁 16で囲まれた区画が、画素20となる。

【0013】図8で説明する走査電極S S_i (i=1、2、…、m)と列電極 DD_j (j=1、2、…、n)の交点の画素を $a_{i,j}$ で示す。図7(b)の蛍光体17を画素毎に赤、緑、青の3色に塗り分ければ、フルカラー表示可能なプラズマディスプレイパネルが得られる。このプラズマディスプレイパネルの表示方法は、図7(b)の上面あるいは下面のどちらでも可能であるが、この例の場合は下面の方が開口率が高く、蛍光体の発光部分を直接目視するスタイルとなり、より高い輝度を得られるので好ましい。

【0014】次に、図7に示したプラズマディスプレイパネルの電極のみに着目した平面図を図8に示す。図8において、10はプラズマディスプレイパネル、21は第1絶縁基板11と第2絶縁基板12を張り合わせ、内部に放電ガスを封入し気密にシールするシール部、CC $_1$ 、CC $_2$ 、…、CC $_a$ は維持電極13a、SS $_1$ 、SS $_2$ 、…、SS $_a$ は走査電極13b、DD $_1$ 、DD $_2$ 、…、DD $_{n-1}$ 、DD $_n$ は列電極14である。

【0015】実際のプラズマディスプレイパネルとしては、例えば走査電極SS1、SS2、…、SS。は480

本、維持電極 CC_1 、 CC_2 、…、 CC_n は480本、列電極 DD_1 、 DD_2 、…、 DD_{n-1} 、 DD_n は1920本である。各画素のピッチは、列電極間は0.35mm、走査電極間は1.05mmである。走査電極と列電極の距離は0.2mmである。

【0016】つぎに、このようなプラズマディスプレイパネルを用いて階調表示を行う方法について説明する。 【0017】プラズマディスプレイパネルでは、他のデバイスと異なり印加電圧の変更により高輝度の階調表示を行うことは、印加電圧と輝度の関係が直線的でないため、困難であり、一般的には、発光回数を制御することにより、階調表示を行う。特に、高輝度の階調表示を行うには、以下で説明されるサブフィールド法が用いられる

【0018】図9は、サブフィールド法による駆動シーケンスを説明するための図であり、横軸は時間であり、縦軸は、走査電極を表している。1フィールドの間に1枚の画像が送られる。1フィールドの時間は個々のコンピュータや放送システムによって異なるが、おおむね1/50秒から1/75秒の範囲内に設定されていることが多い。

【0019】プラズマディスプレイパネルによる階調画像表示では、図9に示すように、1フィールドをk個のサブフィールド(図9の場合は、SF1~SF6のk=6個のサブフィールド)に分割している。各サブフィールドは、図10で説明する予備放電パルス、予備放電消去パルス、および走査パルスとデータパルスなどにより表示データを書き込むための書き込み期間、表示発光のための維持放電期間、より構成されている。

【0020】各画素の発光輝度は、それぞれのサブフィールドにおける、各画素の維持放電の発光回数を2ⁿで重みづけて次のように制御する。

[0021]

【数1】

輝度 =
$$\sum_{n=1}^{K} (L_1 \times 2^{n-1}) \times a_n$$

【0022】ここで、nはサブフィールドの番号であり、最も輝度が低いサブフィールドを「1」、最も輝度が高いサブフィールドを「k」とする。 L_1 は最も輝度が低いサブフィールドの輝度であり、 a_n は「1」または「0」の値をとる変数で、n番目のサブフィールドにおいて当該画素を発光させる場合には「1」、発光させない場合は「0」である。各サブフィールドの発光輝度が異なることから、各サブフィールドの点灯・非点灯を選択することで、輝度を制御できる。

【0023】図9は、k=6の場合を示しているので、赤、緑、青のカラー画素を一組としてカラー表示を行う場合は、各色で、 $2^k=2^6=64$ 段階の階調表現ができる。色数としては、 $64^3=262144$ 色 (黒を含

む)の表示ができる。

【0024】k=1であれば、1フィールド=1サブフィールドであり、各色で2階調(オンかオフ)の表示ができる。色数としては 2^3 =8色(黒を含む)の表示ができる。

【0025】つぎに、駆動波形について説明する。図1 0は、図7、及び図8に示した、従来のプラズマディス プレイパネルの、1つのサブフィールドにおける駆動電 圧波形、及び発光波形の一例を示す図である。

【0026】図10を参照して、波形 (A) は、維持電極C C₁、C C₂、…、C C_aに印加する電圧波形、波形

- (B)は、走査電極SS1に印加する電圧波形、波形
- (C)は、走査電極SS2に印加する電圧波形、波形
- (D)は、走査電極SS_aに印加する電圧波形、波形
- (E)は、列電極DD₁に印加する電圧波形、波形
- (F)は、列電極DD2に印加する電圧波形、波形
- (G)は、画素 a_{11} の発光波形、をそれぞれ示している。

【0027】波形(E)や波形(F)の斜線を有するパルスは、書き込みすべきデータの有無に従ってパルスの有無が決定されていることを示す。

【0028】データ電圧波形として、図11では、画素 a₁₁、a₂₂にデータを書き込む場合を示している。3行目以降の画素については、データの有無により表示が行われることを示している。

【0029】維持電極CC₁、CC₂、…、CC_aには、 維持パルス31と予備放電パルス36を印加する。

【0030】また、走査電極 SS_1 、 SS_2 、…、 SS_a には、これらの電極に共通した維持パルス32、消去パルス35、および予備放電消去パルス37のほかに、各走査電極に独立したタイミングで走査パルス33を線順次に印加する。各列電極 DD_j (j=1、2、…、n) には、発光データがある場合は、データパルス34を走査パルス33に同期して印加する。

【0031】次に、動作について説明する。図7、及び図8に示した構成の従来のプラズマディスプレイパネルにおいては、まず、消去パルス35によって、直前のサブフィールドで発光していた画素の放電を消去する。つぎに、予備放電パルス36により、全ての画素を1度強制的に放電させ、さらに、予備放電消去パルス37で予備放電を消す。これにより、次に印加する走査パルスでの書き込み放電を起こり易くしている。

【0032】予備放電を消去後、走査電極と列電極の間に同じタイミングで走査パルス33とデータパルス34を印加して、書き込み放電を行わせると、その後は、隣り合う維持電極と走査電極の間で、維持パルス31と維持パルス32により維持放電が持続される。

【0033】また、走査パルス33のみ、またはデータパルス34のみが印加された場合は書き込み放電は発生せず、その後の維持放電も発生しない。このような機能

はメモリー機能と呼ばれる。維持放電の回数により、各サブフィールドの発光輝度が制御される。

【0034】つぎに、従来のプラズマディスプレイバネルの駆動装置の回路ブロックの構成を示した図11を参照すると、41はプラズマディスプレイパネルの画素群、42は予備放電パルス36の発生回路、43は電力回収回路を有する維持側の維持パルス31の発生回路、44は走査側の消去パルス35や予備放電消去パルス37を発生する回路、45は走査パルス33を発生する回路、46は複数の走査電極に混合回路47を介して接続される、電力回収回路を有する維持パルス32の発生回路、47は走査側の維持パルスと走査パルスを混合する回路、TP1は維持側維持パルス発生回路43、または走査側維持パルス発生回路46の出力端子、である。【0035】プラズマディスプレイパネルは、静電容量が大きいため、静電容量の充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収するいもに対していませばないませばないます。

【0035】プラズマディスプレイバネルは、静電容量が大きいため、静電容量の充放電電力を回収するいわゆる電力回収回路を用いて維持パルスの充放電電力を回収し、電力消費が少なくなる回路が維持側維持パルス発生回路43や走査側維持パルス発生回路46に用いられる(例えば特開昭61-132997号公報の記載参昭)

【0036】この第1の従来技術の基本回路と動作について以下に説明する。図12は、維持パルスを発生するための従来の電力回収回路付きの維持パルス発生回路の基本構成を示す図である。

【0037】図12を参照すると、 C_{100} は直流電源出力のコンデンサ、 C_{101} は回路内の漂遊容量などを含む外部容量、 C_{102} はプラズマディスプレイパネルの走査電極と維持電極間の等価静電容量、 S_{100} 、 S_{101} 、 S_{102} 、 S_{103} は高電圧のスイッチ、 D_{100} 、 D_{101} 、 D_{102} 、 D_{103} はダイオード、 L_{100} は電力回収用のコイル、 TP_1 は図11に示した維持側維持パルス発生回路43、または走査側維持パルス発生回路46の出力端子、 TP_2 は維持パルス電圧(VS)を与える直流電源を接続する端子、である。

【0038】図12に示した回路の動作について図13のタイミングチャートを参照して簡単に説明すると、まず時刻 T_{100} において維持パルス電圧を与えるためにスイッチ S_{103} を開きスイッチ S_{100} を閉じてコイル L_{100} を通して外部容量 C_{101} 、パネル容量 C_{102} を充電する。【0039】端子 TP_1 の電圧が直流電源の接続端子 TP_2 の電圧(VS)より高くなる時刻 T_{101} においてダイオード D_{102} が導通し、端子 TP_1 の電圧は端子 TP_2 の電圧(VS)にクランプされる。

【0040】このとき、スイッチ S_{100} を閉じたままにしておくと、コイル L_{100} 、ダイオード D_{102} 、スイッチ S_{100} の閉回路をコイル L_{100} の起電力による電流が流れる。この電力はこの閉回路内で無駄に消費されてしまうので、端子 TP_1 の電圧が端子 TP_2 の電圧より高くなった時刻 T_{101} に精確に同期して、スイッチ S_{100} を開く。

このようにすれば、コイル L_{100} に蓄えられたエネルギーはコイル L_{100} 、ダイオード D_{102} 、コンデンサ C_{100} 、ダイオード D_{101} を通して端子 TP_2 につながっているコンデンサ C_{100} に回収される。

【0041】つぎに、端子 TP_1 の電圧が TP_2 の電圧より高くなった時刻 T_{101} で、スイッチ S_{102} を閉じ、端子 TP_2 を通して直流電源に接続し、端子 TP_1 の電圧を維持パルス電圧 (VS) に固定する。

【0042】つぎに、維持パルス電圧を取り去るには、時刻 T_{102} においてスイッチ S_{102} を開き、同時にスイッチ S_{101} を閉じる。すると、コイル L_{100} を通して、端子 TP_1 はゼロ電圧に落ちてゆく。端子 TP_1 の電圧がゼロ電圧より低くなる時刻 T_{103} においてダイオード D_{103} が導通し、端子 TP_1 はゼロ電圧にクランプされる。

【0043】このとき、スイッチ S_{101} を閉じたままにしておくと、コイル L_{100} 、スイッチ S_{101} 、ダイオード D_{103} の閉回路をコイル L_{100} の起電力による電流が流れる。この電力は、この閉回路内で無駄に消費されてしまうので、端子 TP_1 の電圧が零電圧より低くなった時刻 T_{103} に精確に同期してスイッチ S_{101} を開く。このようにすれば、コイル L_{100} に蓄えられたエネルギーはコイル L_{100} 、ダイオード D_{100} 、コンデンサ C_{100} 、ダイオード D_{100} 、コンデンサ C_{100} で回収される。

【0044】この従来技術では、正極性のパルス電圧を発生しているが、従来の駆動波形を示す図10では、負極性のパルス用いている。この場合は、電源端子 TP_2 を接地し、接地側の回路部分を直流電源の負極側に接続すればよい。そして、この場合、外部容量 C_{101} 、パネル静電容量 C_{102} の一端は、従来通り、図12に示すように、等価的に接地してあればよい。

【0045】以上説明したように、効率よく電力回収を 行うにはスイッチS100、S101のオフするタイミングを 精確に調整することが要求される。調整が不正確である と、電力回収回路内部での電力損失が増大し電力回収効 率が著しく悪化するとともに、最悪の場合はダイオード D_{102} 、 D_{103} やスイッチ S_{100} 、 S_{101} の焼損を招く。 【0046】上記の調整は、上記特開昭61-1329 97号公報においてその実施例として記載されている。 比較的動作が遅くともよいエレクトロルミネセントパネ ル(列電極に印加されるデータパルスの立ち上がりまた は立ち下がり時間は数マイクロ秒以上である) には対応 することはできる。なぜならば、スイッチS100やS101 として動作遅れが0.1マイクロ秒程度のパワーMOS FET素子を用いて、この立ち上がり、または立ち下が り時間に対応した数マイクロ秒の時間幅だけオンするス イッチS100やS101を実現することは可能だからであ

【0047】しかし、エレクトロルミネセントパネルに 比較して、非常な高速動作が要求されるプラズマディス

プレイパネル(維持パネルの立ち上がりまたは立ち下がり時間は0.2~0.5マイクロ秒程度である)等には、この立ち上がり、または立ち下がり時間の間だけ精確にオン動作できる十分早い動作速度(好ましくは動作遅れ時間が0.1マイクロ秒以下)を持つ高電力・高耐圧のスイッチがない。または有っても高価である。

【0048】したがって、上記特開昭61-13299 7号公報に記載の回路構成を以てしては十分に対応できない。

【0049】つぎに、例えば特開昭63-101897号公報や、特開平8-160901号公報に記載のプラズマディスプレイバネルにパルスを供給する電力回収型の駆動装置について第2の従来技術として以下に説明する。

【0050】図14は、この第2の従来技術の基本回路図を示す図である。図14を参照すると、 $S_{11}\sim S_{14}$ はスイッチ、 $D_{11}\sim D_{14}$ はダイオード、 L_1 は電力回収用のコイル、 C_2 は負荷となるプラズマディスプレイパネルの静電容量、 C_{10} は静電容量 C_2 の100倍以上の容量値を持つ電力回収用のコンデンサ、 TP_1 は、図11に示したように維持側、または走査側の維持パルス発生器の出力端子、 TP_2 は維持パルス電圧を与える電源に接続する端子、である。

【0051】なお、この従来技術も、図12に示した上記第1の従来技術と同じく、正極性パルスを発生する回路として説明する。

【0052】この回路の各スイッチの動作と出力電圧波形を示す図15を参照すると、定常的にプラズマディスプレイパネルにパルスを供給している状態においては、コンデンサ C_{10} の端子電圧は、端子 TP_2 の電圧(VS)の略1/2となっている。

【0053】パルスを発生するには、端子 TP_1 を接地電圧にクランプしているスイッチ S_{14} をオフとし、スイッチ S_{11} をオンとしてコンデンサ C_{10} からスイッチ S_{11} 、ダイオード D_{11} 、コイル L_1 を通して直列共振状態で電流を供給する。コイル L_1 と静電容量 C_2 の共振によって端子 TP_1 の電圧が最大となったところで、スイッチ S_{13} を閉じて端子 TP_1 の電圧を維持パルス電圧源の電圧を与える端子 TP_2 の値(VS)にクランプする。

【0054】パルスを立ち下げるには、スイッチ S_{11} 、 S_{13} をオフとしてスイッチ S_{12} をオンすると端子 TP_1 の電圧が下がる。パルスの立ち上がりと同様、コイルし $_1$ と静電容量 C_2 の共振により、端子 TP_1 の電圧が下がりきったところで、スイッチ S_{14} を閉じて端子 TP_1 の電圧を接地電圧にクランプする。

【0055】なお、コンデンサ C_{10} の値は、パネル静電容量 C_2 の100倍以上と記したが、必ずしもこれに限る必要はなく、コンデンサ C_{10} の値はパネル静電容量 C_2 と同程度の値でも十分である(例えば特開平8-13

7432号公報の記載参照)。

【0056】この第2の従来技術においては、スイッチ S_{11} や S_{12} は、図15に示したように、オン期間は必ずしも出力パルスの立ち上がり、または立ち下がり時間に限定する必要はなく、その後のクランプ時間(時刻 T_{12} から時刻 T_{13} までの期間で、1から5マイクロ秒以上の時間幅を持つ)まで延長されていても動作上は問題ない。

【0057】したがって、立ち上がり、または立ち下がり時間が0.2~0.5マイクロ秒と短くとも、従来のパワーMOSFETなどを用いて容易に実現可能である利点がある。

【0058】しかしながら、この第2の従来技術においては、有限のオン抵抗を持つパワーMOSFETなどによる電力回収回路の電力ロスのために、図15に、端子 TP_1 の電圧波形として示したように、パルスの立ち上がりまたは立ち下がり部分においてクランプ回路がオンするタイミング(時刻 T_{12} や T_{14})で、電圧 Δ Vのジャンプが必ず発生する。

【0059】このため、この時刻 T_{12} や T_{14} のタイミングにおいてクランプ回路にラッシュ電流が流れ、スイッチ S_{13} や S_{14} で電力ロスが発生するとともに、このラッシュ電流がノイズ源となる問題点があった。

【0060】つぎに、特開平8-152865号公報に記載の、プラズマディスプレイパネルにバルスを供給する電力回収型の駆動装置を第3の従来技術として説明する。図16は、この第3の従来技術の基本ブロック構成を示す図である。

【0061】図16を参照すると、図11に示した従来技術において使用していた維持側維持パルス発生回路43、走査側維持パルス発生回路46の代わりに維持パルス発生回路48が設置されており、その出力端子がTP21、TP22である。

【0062】図17は、この維持パルス発生回路48の基本回路図を示す図である。図17を参照すると、 TP_3 は維持パルスの電圧を供給するための電源に接続する端子、 TP_{21} 、 TP_{22} は図16に示す維持パルスの出力端子、 S_{21} $\sim S_{24}$ は出力端子 TP_{21} 、 TP_{22} を接地電圧、または維持パルス電圧にクランプするためのスイッチ、 S_{25} 、 S_{26} は電力回収用のスイッチ、 L_{21} は電力回収用のコイル、 D_{25} 、 D_{26} は電力回収用のダイオード、である。

【0063】この第3の従来技術では、上記第1の従来技術や上記第2の従来技術と異なり、負極性の維持パルスを発生する回路として説明する。

【0064】この回路の各スイッチの動作と出力電圧波形を示すタイミング波形図である図18を参照すると、まず時刻 T_{20} において、スイッチ S_{21} とスイッチ S_{24} は閉じており、スイッチ S_{25} はオンまたはオフの状態にある。端子 TP_{22} には負極性の維持パレス電圧(-VS)

が印加されている。

【0065】つぎに時刻 T_{21} において、スイッチ S_{21} 、 S_{24} 、 S_{25} を開き、スイッチ S_{26} を閉じるとパネルの静電容量 C_2 に充電されていた電荷がスイッチ S_{26} 、ダイオード D_{26} 、コイル L_{21} を通して放電を開始し、共振電流がこの閉回路を流れる。

【0066】共振電流が流れ終わると、図18に端子T P_{22} の電圧波形として示すように、時刻 T_{22} において、端子 TP_{22} の電圧が立ち上がる。この時刻において、スイッチ S_{22} 、 S_{23} を閉じると、端子 TP_{21} は維持パルス電圧(-VS) にクランプされ、端子 TP_{22} は零電圧にクランプされる。

【0067】つぎに、時刻 T_{23} において、スイッチ S_{22} 、 S_{23} 、 S_{25} を開き、スイッチ S_{25} を閉じるとパネルの静電容量 C_2 に充電されていた電荷がスイッチ S_{25} 、ダイオード D_{25} 、コイル L_{21} を通して放電し、共振電流がこの閉回路を流れる。

【0068】共振電流が流れ終わると、図18に端子T P_{21} の電圧波形として示すように、時刻 T_{24} において、端子 TP_{21} の電圧が立ち上がる。この時刻においてスイッチ S_{21} 、 S_{24} を閉じると、端子 TP_{21} は零電圧にクランプされ、端子 TP_{22} は維持パルス電圧(-VS) にクランプされる。

【0069】この第3の従来技術においては、ステップ S₂₅、S₂₆は、図18に示したように、オン期間は、必 ずしも出力パルスの立ち上がり、または立ち下がり時間 に限定する必要はなく、その後のクランプ時間(1から 5マイクロ秒以上の時間幅を持つ)まで延長されていても動作上は問題ない。

【0070】したがって、立ち上がり、または立ち下がり時間が0.2~0.5マイクロ秒と短くとも、従来のパワーMOSFETなどを用いて容易に実現可能である利点がある。

【0071】しかしながら、この第3の従来技術においては、有限のオン抵抗を持つパワーMOSFETなどによる電力回収回路の電力ロスのために、図18に、端子 TP_{21} 、 TP_{22} の電圧波形として示したように、パルスの立ち上がりまたは立ち下がり部分においてクランプ回路がオンするタイミング(時刻 T_{22} や T_{24})で電圧 ΔV のジャンプが必ず発生する。

【0072】このため、この時刻 T_{22} や T_{24} のタイミングにおいてクランプ回路にラッシュ電流が流れ、スイッチ S_{21} 〜 S_{24} で電力ロスが発生するとともに、ノイズ源となる問題点があった。

[0073]

【発明が解決しようとする課題】以上詳細に説明したように、上記従来技術は以下に記載するような問題点を有している。

【0074】上記第1の従来技術では、高速パルス発生 時に高効率な電力回収動作が難しい。 【0075】また上記第2の従来技術や、上記第3の従来技術においては、電圧をクランプするスイッチが動作した時点において、ラッシュ電流が流れ、ノイズと電力ロスが発生する。

【0076】したがって、本発明は、上記従来技術の問題点に鑑みてなされたものであって、その目的は、まず、上記第1の従来技術において問題点とされた高速パルス発生時に高効率な電力回収動作が難しいという問題を解消し、高速で高効率な動作を可能にする電力回収型の容量性負荷の駆動装置を提供することにある。また、本発明の目的は、上記第2の従来技術や、上記第3の従来技術で問題点とされた、電圧をクランプするスイッチが動作した時点においてラッシュ電流が流れノイズと電カロスが発生する点を改良し、電圧をクランプするスイッチが動作した時点において、ラッシュ電流が流れず、このためこのラッシュ電流に起因するノイズや電力ロスのない、表示パネルなどの容量性負荷にパルスを印加する、電力回収型の容量性負荷の駆動装置を提供することにある。

[0077]

【課題を解決するための手段】前記目的を達成するため、本発明は、容量性負荷にパルスを供給する駆動装置において、前記容量性負荷の第1の電極には、直列接続したコイルとコンデンサの一端と、直流電源の高電圧側端子に接続する第1のクランプ用スイッチと、前記直流電源の低電圧側端子に接続する第2のクランプ用スイッチと、を接続し、直列接続した前記コイルと前記コンデンサの他端には、前記直流電源の高電圧側端子に接続する第1の回収用スイッチと、前記直流電源の低電圧側端子に接続する第2の回収用スイッチと、を接続し、前記各スイッチにはそれぞれダイオードを並列接続し、前記各ダイオードは、前記直流電源の高電圧側に近い端子側をグイオードとする、ことを特徴とする。

【0078】また本発明においては、前記コイル(L 1)と直列接続された前記コンデンサ(C3)と並列 に、直列に逆接続されたツェナ電圧の等しい2個のツェ ナダイオードを接続したことを特徴とする。

【0079】また本発明においては、前記第1、第2の 回収用スイッチに並列接続されるダイオードは、直列抵 抗が挿入されることを特徴とする。

【0080】さらに、本発明の容量性負荷にパルスを供給する駆動装置において、前記容量性負荷の第1の電極には、直列接続した第1のコイル(L2)とコンデンサ(C3)の一端と、直流電源の高電圧側端子に接続する第1のクランプ用スイッチ(S3)と、直流電源の低電圧側端子に接続する第2のクランプ用スイッチ(S4)と、を接続し、前記各クランプ用スイッチにはダイオードを並列接続し、直列接続した前記第1のコイル(L2)と前記コンデンサ(C3)の他端には前記直流電源の高電圧側端子に接続するダイオードと、前記直流電源の高電圧側端子に接続するダイオードと、前記直流電源

の低電圧側端子に接続するダイオードと、第2のコイル (L3)の一端を接続し、前記第2のコイル (L3)の 他端には、前記直流電源の高電圧側端子に接続する第1の回収用スイッチ (S1)と、前記直流電源の低電圧側端子に接続する第2の回収用スイッチ (S2)と、を接続し、前記各ダイオードは、前記直流電源の高電圧側に近い端子側をカソードとすることを特徴とする。

[0081]

【発明の実施の形態】本発明の実施の形態について以下に説明する。本発明の容量性負荷の駆動装置は、その好ましい実施の形態において、例えば、後述する実施例の説明で参照する図1を参照して、容量性負荷(C2)の第1の電極には、直列接続したコイル(L1)とコンデンサ(C3)の一端と、直流電源の高電圧側端子に接続するクランプ用スイッチ(S4)とを接続し、直列接続したコイルし1とコンデンサC3の他端には直流電源の高電圧側端子に接続する回収用スイッチ(S1)と、直流電源の低電圧側端子に接続する回収用スイッチ(S2)とを接続し、それぞれのスイッチにはダイオードを並列接続し、それぞれのダイオードは直流電源の高電圧側に近い端子側をカソードとする。

【0082】また本発明の容量性負荷の駆動装置は、そ の好ましい実施の形態において、(a)容量性負荷(C 2) の第1の電極の電圧を直流電源の高電圧端子側の電 圧に固定するために直流電源の高電圧側端子に接続する クランプ用スイッチ (S1) のみを閉じる第1のステッ プ、(b)容量性負荷(C2)の第1の電極の電圧を直 流電源の高電圧端子側の電圧から、直流電源の低電圧端 子側の電圧に立ち下げるために、クランプ用スイッチ (S1、S2)を開き、直流電源の低電圧側に接続した 回収用スイッチ (S2)を閉じ、第1の共振電流を流す 第2のステップ、(c)容量性負荷の第1の電極の電圧 を直流電源の低電圧端子側の電圧に固定するために直流 電源の低電圧側端子に接続するクランプ用スイッチ (S 4)を閉じる第3のステップ、(d)コイル(L1)を 流れる第1の共振電流の電流方向が反転し第2の共振電 流がこの反転した方向に流れている期間に直流電源の低 電圧側に接続した回収用スイッチ(S2)を開く第4の ステップ、(e)容量性負荷の第1の電極の電圧を直流 電源の低電圧端子側の電圧に固定するために直流電源の 低電圧側端子に接続するクランプ用スイッチ (S4)の みを閉じる第5のステップ、(f)容量性負荷の第1の 電極の電圧を直流電源の低電圧端子側の電圧から、直流 電源の高電圧端子側の電圧に立ち上げるために、クラン プ用スイッチを全て開き、直流電源の高電圧側に接続し た回収用スイッ(チS1)を閉じ第3の共振電流を流す 第6のステップ、(g)容量性負荷の第1の電極の電圧 を直流電源の高電圧端子側の電圧に固定するために直流 電源の高電圧側端子に接続するクランプ用スイッチ(S

3)を閉じる第7のステップ、及び、(h)コイル(L1)を流れる第3の共振電流の電流方向が反転し第4の共振電流がこの反転した方向に流れている期間に直流電源の高電圧側に接続した回収用スイッチ(S1)を開く第8のステップ、の8段階のステップを繰り返すことにより、容量性負荷の無効電力を回収しながら容量性負荷にバルスを供給することを特徴とする。

【0083】また本発明の実施の形態においては、コイル(L1)と直列接続されたコンデンサ(C3)と並列に、直列に逆接続されたツェナ電圧の等しい2個のツェナダイオード(ZD1、ZD2)を接続したことを特徴とする(図4参照)。

【0084】また本発明の実施の形態においては、回収 用スイッチに並列接続されるダイオードには直列抵抗が 挿入されることを特徴とする(図6参照)。

【0085】また本発明の実施の形態においては、容量 性負荷にパルスを供給する駆動装置において、容量性負 荷の第1の電極には、直列接続した第1のコイル (L 2) とコンデンサ (C3) の一端と、直流電源の高電圧 側端子に接続するクランプ用スイッチと、直流電源の低 電圧側端子に接続するクランプ用スイッチとを接続し、 それぞれのクランプ用スイッチにはダイオードを並列接 続し、直列接続した第1のコイル(L2)とコンデンサ (C3)の他端には直流電源の高電圧側端子に接続する ダイオードと、直流電源の低電圧側端子に接続するダイ オードと、第2のコイル (L3) の一端を接続し、第2 のコイル(L3)の他端には直流電源の高電圧側端子に 接続する回収用スイッチと、直流電源の低電圧側端子に 接続する回収用スイッチとを接続し、それぞれのダイオ ードは直流電源の高電圧側に近い端子側をカソードとす ることを特徴とする。

【0086】また本発明の実施の形態においては、上記 回路を動作させるにあたって、(a)容量性負荷の第1 の電極の電圧を直流電源の高電圧端子側の電圧に固定す るために直流電源の高電圧側端子に接続するクランプ用 スイッチS3のみを閉じる第1のステップ、(b)容量 性負荷の第1の電極の電圧を直流電源の高電圧端子側の 電圧から、直流電源の低電圧端子側の電圧に立ち下げる ために、クランプ用スイッチを全て開き、直流電源の低 電圧側に接続した回収用スイッチS2を閉じ第1の共振 電流を流す第2のステップ、(c)容量性負荷の第1の 電極の電圧を直流電源の低電圧端子側の電圧に固定する ために直流電源の低電圧側端子に接続するクランプ用ス イッチS4を閉じる第3のステップ、(d)第1のコイ ルL2を流れる第1の共振電流の電流方向が反転し第2 の共振電流がこの反転した方向に流れている期間に直流 電源の低電圧側に接続した回収用スイッチS2を開く第 4のステップ、(e)容量性負荷の第1の電極の電圧を 直流電源の低電圧端子側の電圧に固定するために直流電 源の低電圧側端子に接続するクランプ用スイッチS4の

みを閉じる第5のステップ、(f)容量性負荷の第1の電極の電圧を直流電源の低電圧端子側の電圧から、直流電源の高電圧端子側の電圧は立ち上げるために、クランプ用スイッチを全て開き、直流電源の高電圧側に接続した回収用スイッチS1を閉じ第3の共振電流を流す第6のステップ、(g)容量性負荷の第1の電極の電圧を流電源の高電圧機場子に接続するクランプ用スイッチS3を閉じる第7のステップ、及び、(h)第1のコイルレ2を流れる第3の共振電流の電流方向が反転し第4の共振電流がこの反転した方向に流れている期間に直流電源の高電圧側に接続した回収用スイッチS1を開く第8のステップ、の8段階のステップを繰り返すことにより、容量性負荷の無効電力を回収しながら容量性負荷にパルスを供給することを特徴とする。

【0087】また本発明の実施の形態においては、上述のクランプ用スイッチと回収用スイッチが電界効果トランジスタ(FET)、またはバイボーラトランジスタであることを特徴とする。

【0088】また本発明の実施の形態においては、容量 性負荷がプラズマディスプレイパネル、あるいはエレク トロルミネセントパネルであることを特徴とする。

【0089】また本発明の実施の形態においては、好ましくは、コンデンサC3の静電容量の値が容量性負荷の静電容量の値の2倍以上、30倍以下であることを特徴とする。

【0090】上記のように構成されてなる本発明によれば、上記従来技術の問題点を全て解消した。すなわち、上記のように回路を構成することにより、従来技術では、高速動作では電力回収効率が低かった電力回収を行う容量性負荷の駆動装置をプラズマディスプレイパネルの駆動にも用いることができるように高速化できた。 【0091】またさらに、クランプ時のラッシュ電流がなく、ラッシュ電流に起因したノイズと電力ロスのない電力回収可能な容量性負荷の駆動装置を実現できる。以下実施例により、詳しく説明する。

[0092]

【実施例】上記した本発明の実施の形態について更に詳細に説明すべく、本発明の実施例について図面を参照して以下に説明する。容量性負荷として従来技術の説明で参照した図7、及び図8に示したプラズマディスプレイパネルを構成を例として本発明の一実施例を説明する。走査電極 SS_1 、 SS_2 、…、 SS_a は480本、維持電極 CC_1 、 CC_2 、…、 CC_a は480本、列電極 DD_1 、 DD_2 、…、 DD_{n-1} 、 DD_n は1920本である。各画素のピッチは、列電極間は0.35mm、走査電極間は1.05mmである。走査電極と列電極の距離は0.2mmである。

【0093】また、回路ブロックは、図11と同様であり、走査側維持パルス発生回路46、維持側維持パルス

To the state of th

発生回路43に本発明の容量性負荷の駆動装置を適用する。

【0094】 [実施例1] 図1は、本発明の容量性負荷の駆動装置の第1の実施例の回路構成を示す図である。図1を参照すると、 C_1 は直流電源出力のコンデンサ、 C_2 は回路内の源遊容量などを含む外部容量とプラズマディスプレイパネルの走査電極と、維持電極および列電極間の等価静電容量の合成容量、 S_1 、 S_2 、 S_3 、 S_4 は高電圧のスイッチ、 D_1 、 D_2 、 D_3 、 D_4 はダイオード、 L_1 は電力回収用のコイル、 TP_1 は図11に示した維持側維持パルス発生回路43、または走査側維持パルス発生回路46の出力端子、 TP_3 は維持パルス電圧 (-VS) を与える直流電源を接続する端子、 TP_4 はコイル L1とコンデンサC3に接続される端子、である。

【0095】図1を参照して、本実施例が、図12に示した上記従来技術の構成と相違する点は、本実施例においては、電力回収のためのコンデンサ C_3 が追加されていることであり、それ以外の構成は、図12に示した上記従来技術と同じ構成となっている。

【0096】本実施例において、回路構成としては、図12に示した従来技術に対して、電力回収コンデンサC3が追加されただけの相違しかないが、本実施例においては、回路の動作は、上記従来技術と全く相違している。以下に、本実施例の容量性負荷の駆動装置の回路の基本動作を詳しく述べる。発生する維持バルスは負極性とする。

【0097】図2は、図1に示した本実施例の回路の回収用スイッチ S_1 、 S_2 、クランプ用スイッチ S_3 、 S_4 の動作と、端子 TP_1 の電圧波形、電流波形 $I_1 \sim I_3$ (電流の極性は図1に示す矢印の方向を正とする)、及びコンデンサ C_3 の両端の電圧波形(端子 TP_4 を基準とする)を示している。 $T_0 \sim T_0$ はそれぞれの時刻を示す。【0098】まず時刻 T_0 においては、維持パルスは出ておらず、端子 TP_1 の電圧は零である。クランプ用スイッチ S_3 のみオンとなっている。また静電容量 C_3 の電圧(-VR、ただしVR>0とする)は、定常的にパルスを発生している状態では維持パルス電圧(-VS、ただしVS>0とする)の約半分の値に近く、かつ維持パルス電圧より小さな値となっている。

【0099】すなわち、

 $\Delta VR = |VS|/2 - |VR|$ $\xi = |VS|/2 - |VR|$

【0100】時刻 T_1 にて、クランプ用スイッチ S_3 を開き、回収用スイッチ S_2 を閉じると、図2の電流 I_1 の波形に示すように、コイル L_1 、コンデンサ C_3 、回収用スイッチ S_2 を通って、第1の共振電流がパネル静電容量 C_2 を充電する。コンデンサの電圧が|VS|/2より小さいため、コイル L_1 の両端の電圧は時刻 T_1 においては、|VS|/2よりも大きい。このため、第1の共振電流がほぼ収束する時刻 T_2 において、端子 TP_1 の電圧

は、-VSよりも低くなる。

【0101】時刻 T_2 において、端子 TP_1 の電圧が電源電圧を与える端子 TP_3 の電圧(-VS)よりも低くなると、ダイオード D_4 が導通する。

【0102】これにより、端子 TP_1 の電圧が維持パルスの電圧 (-VS) にクランプされる。これと同時に、クランプ用スイッチ S_4 を閉じる。この状態で、コイル L_1 、コンデンサ C_3 、回収用スイッチ S_2 、ダイオード D_4 またはクランプ用スイッチ S_4 の閉回路を第2の共振電流が流れ始める。

【0103】共振の周期をT、コイルのインダクタンス値をL、コンデンサの静電容量値をCとすると、 $T=2\pi(LC)^{1/2}$ である。

【0104】 (C_3 の容量値) >> (C_2 の容量値) であるため、第2の共振電流はパネルの充電電流と比較してゆっくりと流れる。

【0105】この第2の共振電流は時刻 T_3 で反転する。回収用スイッチ S_2 は時刻 T_3 までは必ずオンとしておき、時刻 T_3 から時刻 T_4 までの間にオフすればよい。このようにすると、第2の共振電流は時刻 T_4 まで流れ続けて収束する。

【0106】時刻 T_2 から T_4 までの間、電流 I_2 はダイオード D_2 を流れていればよいので、回収用スイッチ S_2 は、その両端の電圧がダイオードの電圧降下分だけの電圧で電流を零とできる。したがって、非常に損失の少ない状態でオフすることができる。

【0107】つぎに、端子 TP_1 の電圧を零に戻す。時刻 T_6 にてクランプ用スイッチ S_4 を開き、回収用スイッチ S_1 を閉じると、コイル L_1 、コンデンサ C_3 、回収用スイッチ S_1 を通って第3の共振電流がパネル静電容量 C_2 を放電する。コンデンサの電圧が|VS|/2より小さいため、コイル L_1 の両端の電圧は時刻 T_5 においては、|VS|/2よりも大きい。このため、第3の共振電流がほぼ収束する時刻 T_6 において端子 TP_1 の電圧は零電圧よりも高くなる。

【0108】時刻 T_6 において、端子 TP_1 の電圧が零電圧より高くなると、ダイオード D_3 が導通する。これにより、端子 TP_1 の電圧が零電圧にクランプされる。これと同時にクランプ用のスイッチ S_3 を閉じる。この状態で、コイル L_1 、コンデンサ C_3 、回収用スイッチ S_1 、ダイオード D_3 またはクランプ用スイッチ S_3 の閉回路を第4の共振電流が流れ始める。

【0109】この第4の共振電流は時刻 T_7 で反転する。、回収用スイッチ S_1 は、時刻 T_7 までは必ずオンとしておき、時刻 T_7 から時刻 T_8 までの間にオフする。これにより、第4の共振電流は時刻 T_6 まで流れ続けて収束する。時刻 T_7 から T_8 までの間、電流 I_3 はダイオード D_1 を流れていればよいので、回収用スイッチ S_1 はその両端の電圧がダイオードの電圧降下分だけの電圧で電

流を零とできる。したがって、非常に損失の少ない状態 でオフすることができる。

【0110】電力回収用のコンデンサ C_3 の静電容量値は、パネル静電容量 C_2 の値より2倍以上、望ましくは3倍以上とする。コンデンサ C_3 の静電容量値がパネル静電容量 C_2 の値より小さいと、共振時にパネル側に十分電圧がかからず、たとえば時刻 T_2 において端子 TP_1 の電圧が、-VSまで下がりきらなくなる。

【0111】また、電力回収用のコンデンサC3の静電

容量値は、パネル静電容量 C_2 の値より30倍以下、望ましくは15倍以下とする。コンデンサ C_3 の静電容量値がパネル静電容量 C_2 の値より極端に大きいと、第2または第4の共振電流のピーク値が大きくなり、電力ロスが増大する。このピーク電流の値のいくつかの比較を表1に示す。

【0112】 【表1】

コンデンサC3の 静電容量値	コンデンサ C ₃ の 蓄積電荷量の比	第2、または第4 の共振電流の 維続時間比	第2、または第4 の共振電流の ピーク値の比
(C ₂ の値)×2	1	1	1
(C ₂ の値)×4	2	1.4	1.4
(C ₂ の値)×9	4. 5	2. 1	2. 1

【0113】電力を回収しているパルスの立ち下がりまたは立ち上がり期間において毎回コンデンサC3に蓄えられる電力エネルギーは、

(コンデンサ C_3 の静電容量値とパネル静電容量 C_2 の静電容量値の直列合成容量に蓄えられるパルスのエネルギー)×(パネル静電容量 C_2 の静電容量値)/(コンデンサ C_3 の静電容量値)

に比例する。

【0114】したがって、コンデンサ C_3 の値を大きくすると、パルスの立ち下がりまたは立ち上がり期間において、毎回コンデンサ C_3 に蓄えられる電力エネルギーは小さくなる。

【0115】パルスを発生していない状態におけるコンデンサC₃の端子間電圧値VRは、電力を回収しているパルスの立ち下がりまたは立ち上がり期間において、毎回コンデンサC₃に蓄えられる電力エネルギーと、本実施例の電力回収回路内での抵抗分による電力損失が平衡する状態で決定される。

【0116】このコンデンサ C_3 の電圧値VRがVS/ 2以下となるように調整しないと、バルスの立ち下がり終了時点において、端子 TP_1 の電圧が維持バルス電圧 (-VS)まで下がらず、クランプ用のスイッチ S_4 を通してラッシュ電流が流れてしまう。

【0117】また、この電圧値VRがVS/2以下となるように調整しないと、パルスの立ち上がり終了時点において端子 TP_1 の電圧が接地電圧まで上がらず、クランプ用のスイッチ S_3 を通してラッシュ電流が流れてしまう。

【0118】具体的な値を用いて動作時間などを求めてみる。例えばパネルの静電容量 C_2 の値は10nF、コンデンサ C_3 の静電容量値は100nF、コイル L_1 のインダクタンス値は1マイクロヘンリーとする。従って、静電容量 C_2 とコンデンサ C_3 の直列合成容量は9.09

nFである。

【0119】このとき、パルスの立ち下がり時間 (時刻 T_1 から T_2 までの時間)を TR_1 とすると、時間 TR_1 は 第1の共振周期の1/2であるから、

 $TR_1 = \pi (L_1 \times (C_2 \& C_3 \mathcal{O}$ 直列合成容量)) $^{1/2}$ = 0.30 マイクロ秒 である。

【0120】時刻 T_2 から T_3 までの時間は、この時間 R_1 より一桁小さい値なので、ほとんど無視できる。【0121】一方、時刻 T_3 から T_4 までの時間を TR_2 とする。時間 TR_2 は、第2の共振周期の1/2であることから、

 $TR_2 = \pi (L_1 \times C_3)^{1/2}$

=1.00マイクロ秒

である。パルスの立ち上がりでの時間も同様である。 【0122】また、このときのピーク電流をみてみる。 第1の共振のピーク電流は、パネル静電容量 C_2 に充電する電気量を Q_1 とし、維持パルス電圧VS=200Vとすると、 $Q_1=C_2\times VS=2$ マイクロクーロンである。これが0.3マイクロ秒の間にほぼ正弦波状に流れるので、ピーク電流は9.4アンペアとなる。

【0123】一方、第20共振のピーク電流は、コンデンサ C_3 に充電する電気量を Q_2 とし、維持バルス電圧VS=200 Vとすると、 Q_2 = C_3 \times (V S / 2)=10 マイクロクーロンである。これが1 マイクロ秒の間にほぼ正弦波状に流れるので、ピーク電流は14.1 アンベアとなる。

【0124】以上の説明から明らかなとおり、本実施例によれば、上記第1の従来技術に比べて高速のパルス発生動作に対応できる。しかも、電力回収用のスイッチ S_1 や S_2 のオフを、ほとんど零電圧の状態で行え、さらに、この状態においては電流はスイッチに並列のダイオード D_1 や D_2 に側流されるので、電力回収用のスイッチ

 S_1 や S_2 のオフ時の電力ロスがほどんどない特徴がある。

【0125】また、定常的にパルスを発生している状態では、パルスの立ち下がり終了時点において、電力回収回路によって端子 TP_1 の電圧は維持パルス電圧 (-VS)まで完全に立ち下がるので、クランプ用のスイッチ S_4 にラッシュ電流が流れることがない。

【0128】 Q_1 、 Q_3 をPチャンネルFETとしているのは、電圧変動のない接地電圧をFET、 Q_1 、 Q_3 のゲート駆動の基準電圧とできるからであり、 Q_2 、 Q_4 をNチャンネルFETとしているのは、電圧変動のない端子 TP_3 の電圧である維持パルス電源の電圧をFET、 Q_2 、 Q_4 のゲート駆動の基準電圧とできるからである。

【0129】FETのゲートの駆動を絶縁型のパルストランスなどにより行う場合は、スイッチ $S_1 \sim S_4$ の全てをNチャンネルFETで構成しても良い。また、FETに限らずFETのかわりにバイボーラトランジスタを用いたりしても良いことはいうまでもない。

【0130】[実施例2] 図4は、本発明の第2の実施 例の基本回路構成を示す図である。この実施例は、第1の実施例に対して、ツェナダイオード ZD_1 、 ZD_2 が追加されている。

【0131】これは、コンデンサC3の両端の電圧が、 VS/2以上に上昇して、パルスの立ち下がりにおいて パネル静電容量C2の電圧が維持パルス電圧(-VS) まで十分立ち下がりきらなくなることを防止する。

【0132】または、パルスの立ち上がりにおいてパネル静電容量C₂の電圧が接地電圧まで十分に立ち上がり きらなくなることを防止することに有効である。

【0133】したがって、ツェナダイオード ZD_1 、 ZD_2 のツェナ動作電圧値は、VS/2以下に設定する。 望ましくは、(VS/2)の7/10から9/10の範囲に設定する。

【0134】 [実施例3] 図5は、本発明の第3の実施例の基本回路構成を示す図である。この実施例では、第1の実施例のコイル L_1 を分割し、コイル L_2 とコイル L_3 に降り分けている。このような構成とすることによ

り、図2の第2の共振電流や第4の共振電流の流れる期間を短くすることができる。

【0135】[実施例4]図6は、本発明の第4の実施例の基本回路構成を示す図である。この実施例では、ダイオード D_1 、 D_2 にそれぞれ直列に抵抗 R_1 、 R_2 を挿入している。このようにすることで、第2の共振電流や、第4の共振電流が流れる期間における回路損失をより一定化し、安定した回路損を発生させることで、パルス電圧を発生していない期間(図2の時刻 T_0 から T_1 、および T_0 以降)におけるコンデンサ C_3 の両端の電圧VRを特に安定化できる利点がある。

[0136]

【発明の効果】以上の説明で明らかなように、本発明の電力回収型の駆動回路を用いることにより、高速で高効率な動作が可能であり、しかも電圧をクランプするスイッチが動作した時点において、ラッシュ電流が流れず、このためこのラッシュ電流に起因するノイズや電力ロスのない、表示パネルなどの容量性負荷にパルスを印加する電力回収型の駆動装置を実現することができる。

【0137】従って、本発明の電力回収型の駆動回路を 用いることにより、電力の使用効率を向上し、回路で発 生するノイズを抑え、また回路の信頼性を向上できるの で工業上非常に有用である。

【図面の簡単な説明】

【図1】本発明の容量性負荷の駆動装置の第1の実施例の基本回路構成を示す図である。

【図2】図1に示した容量性負荷の駆動装置の動作と波形を示す図である。

【図3】図1に示した容量性負荷の駆動装置の具体的な回路図である。

【図4】本発明の容量性負荷の駆動装置の第2の実施例の基本回路構成を示す図である。

【図5】本発明の容量性負荷の駆動装置の第3の実施例の基本回路構成を示す図である。

【図6】本発明の容量性負荷の駆動装置の第4の実施例の基本回路構成を示す図である。

【図7】本発明の適用対象である公知のACメモリー・ 面放電型プラズマディスプレイパネルの構造を示す図で (a)は平面図、(b)はx-x′断面図である。

【図8】図7に示したACメモリー・面放電型プラズマディスプレイパネルの電極配置図である。

【図9】サブフィールド法による駆動シーケンスの説明 図である。

【図10】ACメモリー・面放電型プラズマディスプレイパネルの駆動波形の一例を示す図である。

【図11】ACメモリー・面放電型プラズマディスプレイパネルの駆動回路のブロック図である。

【図12】維持パルスを発生するための従来の電力回収 回路付きの維持パルス発生回路の基本構成図である。

【図13】図12の動作説明のためのタイミングを示し

た図である。

【図14】ACメモリー・面放電型プラズマディスプレイパネルの駆動回路の第2の従来技術を示す図である。 【図15】図14の動作説明のためのタイミングを示した図である。

【図16】ACメモリー・面放電型プラズマディスプレイパネルの駆動回路の第3の従来技術のブロック図である。


【図17】維持パルスを発生するための従来の電力回収 回路付きの維持パルス発生回路の第3の従来技術の基本 構成図である。

【図18】図17の動作説明のためのタイミングを示した図である。

【符号の説明】


- 10 プラズマディスプレイパネル
- 11 第1絶縁基板
- 12 第2絶縁基板
- 13a、CC₁、CC₂、…、CC_n 維持電極
- 13b、SS₁、SS₂、…、SS_a 走査電極
- 13c 金属電極
- 14、DD₁、DD₂、…、DD_{n-1}、DD_n 列電極
- 15 放電ガス空間
- 16 隔壁
- 17 蛍光体
- 18a、18b 絶縁層
- 19 保護層
- 20 画素
- 21 シール部

【図1】




- 31、32 維持パルス
- 33 走査パルス
- 34 データパルス
- 35 消去パルス
- 36 予備放電パルス
- 37 予備放電消去パルス
- 41 画素群
- 42 予備放電パルス発生回路
- 43 維持側維持パルス発生回路
- 4.4 消去パルスなどの発生回路
- 45 走査パルス発生回路
- 46 走査側維持パルス発生回路
- 47 混合回路
- 48 維持パルス発生回路
- C₁、C₃、C₁₀、C₁₀₀ コンデンサ
- C₁₀₁ 外部静電容量
- C_2 、 C_{102} プラズマディスプレイパネルの静電容量
- $D_1 \sim D_4$ 、 $D_{11} \sim D_{14}$ 、 $D_{100} \sim D_{103}$ 、 D_{25} 、 D_{26} ダイオード
- $L_{1},\;L_{2},\;L_{3},\;L_{21},\;L_{100}\;\;\text{adv}$
- Q₁, Q₃ P++ンネルFET
- Q₂, Q₄ N++ンネルFET
- R₁、R₂ 抵抗
- $S_1 \sim S_4$, $S_{100} \sim S_{103}$, $S_{11} \sim S_{14}$, $S_{21} \sim S_{24}$ λ 4 %
- SF1~SF6 サブフィールド
- TP₁、TP₂、TP₃、TP₄、TP₂₁、TP₂₂ 端子
- ZD₁、ZD₂ ツェナダイオード


【図3】



[図2]




【図4】




【図5】

電流Ⅰ₅の波形


静竜容量 C。 0 の電圧波形。-V!?



【図6】



【図14】




【図7】

135;走を電極

10:プラズマディスプレイパネル

【図8】




13c;金属電衝

11;第1 絶録基板

13a;維持電極

DD₁,DD₂......DD_{a-1},DD_a: 列電框 14 CC₁,CC₂......CC_a ; 接持電框 13a SS₁,SS₂.....SS_a...; 走査電框 13b


【図11】



13a;維持電視 13b;走査電板 10;プラズマディスプレイパネル

【図10】






31,32;維持パルス 35;消去パルス 33;走査パルス 36;予備放電パルス 34;データパルス 37;予備放電消去パルス 波形(A) 維持電極 CC, CC₂・・・・・ CC₂ に印加する電圧波形

波形(B) 走查電包 SS, C印加する電圧波形


波形 (C) 走查電板 SS に印加する電正波形

政形(D) 走查電腦 SSalc中加寸る電圧效形 波形(D) 走查電腦 SSalc中加寸る電圧效形 波形(E) 列電艦 DD, に印加寸る電圧效形 波形(F) 列電艦 DD, に印加寸る電圧波形 波形(G) 百素a₁₁ の発光波形


【図12】




【図15】



【図17】



【図16】



13a:維持電板 13b:走査電板 10:プラズマディスプレイパネル

【図18】

